• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提出一種啟動重置信號產生裝置，其包括觸發電容、參考電流提供電路以及電流調節器。觸發電容之一端耦接接地電壓，其另一端耦接信號產生端並產生啟動重置信號。參考電流提供電路耦接信號產生端，並且電流提供電路提供參考電流至該信號產生端。電流調節器耦接信號產生端，並由信號產生端汲取分流電流以調節觸發電容所接收的電流的電流值。
    公开号:TW201314429A
    申请号:TW100137345
    申请日:2011-10-14
    公开日:2013-04-01
    发明作者:Yi-Lung Chen
    申请人:Issc Technologies Corp；
    IPC主号:G06F1-00
    专利说明:
    啟動重置信號產生裝置及方法
    本發明是有關於一種信號產生裝置，且特別是有關於一種啟動重置信號產生裝置。
    啟動重置信號產生裝置廣泛應用於現今的積體電路，啟動重置信號產生裝置內建於系統中，並且於電源電壓供應至系統並且穩定上升之後產生啟動重置信號。啟動重置信號用以重置系統中的數位電路，以防止數位電路進入一個未知狀態(unknown state)。
    在習知之技藝中，啟動重置信號產生裝置需要大尺寸的電容，以產生一個具有有效寬度的啟動重置信號。也就是說，啟動重置信號產生裝置的電路具有很大的面積，並且系統成本也隨之增加。
    本發明提供一種啟動重置信號產生裝置，用以調節啟動重置信號的週期，以及提供具有小電容電路設計。
    本發明提供一種啟動重置信號產生方法，用以調節啟動重置信號的週期，以及應用於具有小電容電路設計。
    本發明提出一種啟動重置信號產生裝置，其包括觸發電容、參考電流提供電路以及電流調節器。觸發電容之一端耦接接地電壓，其另一端耦接信號產生端並產生啟動重置信號。參考電流提供電路耦接信號產生端，並且電流提供電路提供參考電流至該信號產生端。電流調節器耦接信號產生端，並由信號產生端汲取分流電流以調節觸發電容所接收的電流的電流值。
    在本發明之一實施例中，上述之參考電流提供電路包括電流源、第一電流鏡以及第二電流鏡。第一電流鏡之輸入端耦接電流源，並且鏡射電流源提供之電流，以於第一電流鏡的輸出端產生第一電流。第二電流鏡耦接第一電流鏡，第二電流鏡接收並鏡射第一電流以產生參考電流。
    在本發明之一實施例中，上述之電流源包括至少一個電晶體，電晶體串接於電源電壓與該第電流鏡之間。
    在本發明之一實施例中，上述之第一電流鏡包括第一電晶體以及第二電晶體。第一電晶體之汲極端耦接電流源，其閘極端耦接其汲極端，並且其源極端耦接接地電壓。第二電晶體之汲極端耦接第二電流鏡，其閘極端耦接第一電晶體之閘極端，並且其源極端耦接接地電壓。
    在本發明之一實施例中，上述之第二電流鏡包括第三電晶體、第四電晶體以及第五電晶體。第三電晶體之汲極端耦接第二電晶體之汲極端，其閘極端耦接其汲極端，並且其源極端耦接電源電壓。第四電晶體之汲極端耦接電流調節器，其閘極端耦接第三電晶體之閘極端，並且其源極端耦接電源電壓。第五電晶體之汲極端耦接觸發電容，其閘極端耦接第三電晶體之閘極端，並且其源極端耦接電源電壓。
    在本發明之一實施例中，上述之電流調節器包括第三電流鏡，第三電流鏡包括第六電晶體以及第七電晶體。第六電晶體之汲極端耦接第四電晶體之汲極端，其閘極端耦接其汲極端，並且其源極端耦接接地電壓。第七電晶體之汲極端耦接觸發電容，其閘極端耦接第六電晶體之閘極端，並且其源極端耦接接地電壓。
    在本發明之一實施例中，上述之第一電晶體與第二電晶體為N型電晶體。
    在本發明之一實施例中，上述之第三電晶體、第四電晶體與第五電晶體為P型電晶體。
    在本發明之一實施例中，上述之第六電晶體與第七電晶體為N型電晶體。
    在本發明之一實施例中，上述之之啟動重置信號產生裝置更包括電壓觸發器。電壓觸發器耦接信號產生端，並且依據啟動重置信號來產生調整後啟動重置信號。
    在本發明之一實施例中，上述之之啟動重置信號產生裝置更包括緩衝器。緩衝器，耦接電壓觸發器，接收調整後啟動重置信號並產生緩衝啟動重置信號。
    本發明提出一種重置信號的產生方法，其包括下列步驟。提供參考電流流至信號產生端，其中信號產生端耦接至觸發電容的一端，以及由信號產生端汲取分流電流以調節觸發電容所接收的電流值。其中，觸發電容依據所接收的電流的電流值大小，來在信號產生端產生該啟動重置信號。
    在本發明之一實施例中，上述之分流電流依據參考電流而產生。
    基於上述，本發明提供一種啟動重置信號產生裝置，其利用電流調節器，調節產生啟動重置信號的觸發電容上所流經的電流，以達到調節啟動重置信號的週期。並且透過對觸發電容上的電流之調節，啟動重置信號產生裝置可以小電容實現其電路。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖1繪示本發明一實施例之啟動重置信號產生裝置100之示意圖。請參照圖1，啟動重置信號產生裝置100包括觸發電容C1、參考電流提供電路110、電流調節器120、電壓觸發器STR以及緩衝器BUF。參考電流提供電路110在啟動重置信號產生裝置100被啟動時，經由所接收之電源電壓VDD產生參考電流IR，並提供至信號產生端SG。觸發電容C1之兩端分別耦接至接地電壓GND以及信號產生端SG，並且透過信號產生端SG流至觸發電容C1之電流IT，以產生啟動重置信號POR1。
    電流調節器120耦接信號產生端SG，並且，在參考電流IR流至信號產生端SG的同時，電流調節器120會從參考電流IR中汲取分流電流IM，藉由所汲取之分流電流IM之電流值大小，來調節觸發電容C1所接收之電流IT之電流值大小。換句話說，透過分流電流IM控制信號產生端SG上的電壓的上昇的斜率，來產生啟動重置信號POR1。
    另外，在本實施例中，電壓觸發器STR耦接信號產生端SG，並且依據所接收的啟動重置信號POR1來產生調整後啟動重置信號ADJR。其中，電壓觸發器STR可以為史密斯觸發器(schmitt trigger)，而啟動重置信號POR1在經由史密斯觸發器調整後，會產生更穩定之調整後啟動重置信號ADJR。緩衝器BUF則是耦接至電壓觸發器STR以接收調整後啟動重置信號ADJR，並且根據所接收之調整後啟動重置信號ADJR，來產生緩衝啟動重置信號POR2。
    換句話說，啟動重置信號產生裝置100利用參考電流提供電路110對信號產生端SG產生參考電流IR，並透過電流調節器120對流至觸發電容C1的電流進行調節，以產生啟動重置信號POR1。然後，經由電壓觸發器STR之信號調整，最後由緩衝器BUF輸出緩衝啟動重置信號POR2。而透過上述的電流調節的方式，觸發電容C1所實際接收的電流值可以有效的被降低，在不需要使用大電容值的觸發電容C1的情況下，也可以產生足夠寬度的啟動重置信號POR1。
    圖2繪示本發明實施例之啟動重置信號產生裝置100之電路圖。請參照圖2。詳細而言，參考電流提供電路110包括電流源A1、電流鏡111以及電流鏡113。電流源A1耦接至電流鏡111，電流源A1並且提供電流I1至電流鏡111。電流鏡111接收並鏡射所接收的電流I1，並在其輸出端產生電流I2。電流鏡111耦接至電流鏡113，並將電流I2提供至電流鏡113。電流鏡113則鏡射所接收的電流I2以分別產生電流I3以及參考電流IR。此外，電流源A1能夠以至少一個電晶體MI實施。其中電晶體MI的汲極與源極串接於電源電壓VDD與電流鏡之間111，電晶體MI的閘極耦接至該接地電壓GND。
    電流鏡111包括電晶體M1及電晶體M2，於本實施例中，電晶體M1及電晶體M2為N型電晶體。電晶體M1之汲極端耦接電流源A1，電晶體M1之閘極端耦接電晶體M1之汲極端並且電晶體M1之源極端耦接接地電壓GND。此外，電晶體M2之閘極端耦接電晶體M1之閘極端，電晶體M2之源極端耦接地電壓GND，並且於電晶體M2之汲極端輸出電流I2。
    承上述，當電源電壓VDD提供至啟動重置信號產生裝置100時，電流源A1亦產生電流I1流至電晶體M1之汲極端。由於電晶體M1之閘極端耦接至電晶體M1之汲極端，故電晶體M1在接收電流I1時，電晶體M1會操作在飽和區。根據一般電晶體飽和區之電流特性，電晶體閘極端與電晶體源極端之電壓差會與通電其電晶體之電流成正相關。因此，電晶體M1接收到來自電流源A1之電流I1時，亦決定了電晶體M1閘極端與電晶體M1源極端之電壓差Vgs1之值。以電晶體M2來說，電晶體M2閘極端與電晶體M2源極端之電壓差Vgs2之值決定了流經電晶體M2之電流I2之大小。由於電晶體M2之源極端與電晶體M1之源極端同樣耦接接地電壓GND，並且電晶體M2之閘極端耦接電晶體M1之閘極端，形成電晶體M1之閘極端與電晶體M2之閘極端具有相同之電壓準位，因此電晶體M2之閘極端與電晶體M2之源極端之電壓差Vgs2相等於電晶體M1之閘極端與電晶體M1之源極端之電壓差Vgs1之值。在此情形下，電流I2會依據電流I1與電晶體M1及電晶體M2之特性決定，舉例來說，除了電流I1之外，電流I2還會被電晶體M1及電晶體M2之長度、寬度及其製程參數所決定。
    電流鏡113包括電晶體M3、電晶體M4及電晶體M5，並且於本實施例中，電晶體M3、電晶體M4及電晶體M5為P型電晶體。電晶體M3之汲極端接收來自電流鏡111輸出之電流I2，電晶體M3之閘極端耦接電晶體M3之汲極端，並且電晶體M3之源極端耦接電源電壓VDD。電晶體M4之閘極端耦接電晶體M3之閘極端，電晶體M4之源極端耦接電源電壓VDD，並且電晶體M4之汲極端輸出電流I3至電流調節器120。此外，電晶體M5之閘極端耦接電晶體M3之閘極端，電晶體M5之源極端耦接電源電壓VDD，並且電晶體M5之汲極端輸出參考電流IR至信號產生端SG。如電流鏡111之原理，電流鏡113可根據電流I2、電晶體M3之特性及電晶體M4之特性決定提供至電流調節器120之電流I3。同樣地，電流鏡113亦可根據電流I2、電晶體M3之特性及電晶體M5之特性決定提供至信號產生端SG之參考電流IR。
    如上所述，電流調節器120包括電流鏡121，並且電流鏡121包括電晶體M6及電晶體M7，於本實施例中，電晶體M6及電晶體M7為N型電晶體。電晶體M6之汲極端接收來自電流鏡113輸出之電流I3，電晶體M6之閘極端耦接電晶體M6之汲極端，並且電晶體M6之源極端耦接接地電壓GND。電晶體M7之閘極端耦接電晶體M6之閘極端，電晶體M7之源極端耦接接地電壓GND，並且電晶體M7之汲極端耦接至信號產生端SG。電流鏡121根據鏡射由電流鏡113所接收之電流I3來產生分流電流IM。
    值得一提的是，當流經觸發電容C1之電流IT之電流值降低至數個奈米安培(nano meter)時，此時電流IT之電流值可能會小於電晶體的漏電流(leakage current)。在此情況下，電流IT無法有效地對觸發電容C1充電，因而無法有效地在信號產生端SG產生啟動重置信號POR1。在本實施例中，包括了電晶體M7。在觸發電容C1無法有效被充電得情形下，電晶體M7會作用在線性區。此時，流經電晶體M7之分流電流IM會與觸發電容C1上的電壓成正相關，若觸發電容C1無法有效地充電，則電晶體M7根據觸發電容C1上之低電壓值降低所汲取的分流電流IM，使得流經觸發電容C1之電流IT可正常地對觸發電容C1充電，而不受電晶體的漏電流之影響，進而有效地解決漏電流之問題。
    圖3繪示本發明一實施例之啟動重置信號的產生方法之流程圖。請參照圖3，首先，提供參考電流流至信號產生端，其中信號產生端耦接至觸發電容的一端(步驟S301)。此時，信號產生端流至觸發電容之電流會對觸發電容充電。接下來，依據參考電流而產生分流電流(步驟S302)。在此步驟中，利用產生分流電流可調節流至觸發電容之電流。最後，觸發電容依據所接收的電流的電流值大小，在信號產生端產生啟動重置信號(步驟S303)。也就是說，利用調節觸發電容所接收之電流，調節對觸發電容充電的週期，藉以在信號產生端產生啟動重置信號。
    本發明實施例之啟動重置信號的產生方法，其細節已於前述之實施例說明，在此不再重複敘述。
    綜上所述，本發明提供一種啟動重置信號產生裝置及產生方法，其利用電流調節器調節產生啟動重置信號的觸發電容上所流經的電流，以調整啟動重置信號之有效寬度。並且，透過對觸發電容上的電流之調節，啟動重置信號產生裝置可減少其電路在電容上佈局之面積。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．啟動重置信號產生裝置
    110．．．參考電流提供電路
    120．．．電流調節器
    111、113、121．．．電流鏡
    I1、I2、I3、IR、IM、IT．．．電流
    A1．．．電流源
    SG．．．信號產生端
    C1．．．觸發電容
    POR1、ADJR、POR2．．．信號
    VDD．．．電源電壓
    GND．．．接地電壓
    MI、M1、M2、M3、M4、M5、M6、M7．．．電晶體
    BUF．．．緩衝器
    STR．．．電壓觸發器
    Vgs1、Vgs2．．．電壓差
    S301、S302、S303．．．步驟
    圖1繪示本發明一實施例之啟動重置信號產生裝置100之示意圖。
    圖2繪示本發明實施例之啟動重置信號產生裝置100之電路圖。
    圖3繪示本發明一實施例之啟動重置信號的產生方法之流程圖。
    100．．．啟動重置信號產生裝置
    110．．．參考電流提供電路
    120．．．電流調節器
    IR、IM、IT．．．電流
    SG．．．信號產生端
    C1．．．觸發電容
    POR1、ADJR、POR2．．．信號
    VDD．．．電源電壓
    GND．．．接地電壓
    BUF．．．緩衝器
    STR．．．電壓觸發器
    权利要求:
    Claims (13)
    [1] 一種啟動重置信號產生裝置，包括：一觸發電容，其一端耦接一接地電壓，其另一端耦接一信號產生端並產生一啟動重置信號；一參考電流提供電路，耦接該信號產生端，該電流提供電路提供一參考電流至該信號產生端；以及一電流調節器，耦接該信號產生端，並由該信號產生端汲取一分流電流以調節該觸發電容所接收的電流的電流值。
    [2] 如申請專利範圍第1項所述之啟動重置信號產生裝置，其中該參考電流提供電路包括：一電流源；一第一電流鏡，其輸入端耦接該電流源，並且鏡射該電流源提供之電流，以於該第一電流鏡的輸出端產生一第一電流；以及一第二電流鏡，耦接該第一電流鏡，該第二電流鏡接收並鏡射該第一電流以產生該參考電流。
    [3] 如申請專利範圍第2項所述之啟動重置信號產生裝置，其中該電流源包括至少一電晶體，該電晶體的汲極與源極串接於一電源電壓與該第一電流鏡之間，該電晶體的閘極耦接至該接地電壓。
    [4] 如申請專利範圍第2項所述之啟動重置信號產生裝置，其中該第一電流鏡包括：一第一電晶體，其汲極端耦接該電流源，其閘極端耦接其汲極端，並且其源極端耦接一接地電壓；以及一第二電晶體，其汲極端耦接該第二電流鏡，其閘極端耦接該第一電晶體之閘極端，並且其源極端耦接該接地電壓。
    [5] 如申請專利範圍第4項所述之啟動重置信號產生裝置，其中該第二電流鏡包括：一第三電晶體，其汲極端耦接該第二電晶體之汲極端，其閘極端耦接其汲極端，並且其源極端耦接一電源電壓；一第四電晶體，其汲極端耦接該電流調節器，其閘極端耦接該第三電晶體之閘極端，並且其源極端耦接該電源電壓；以及一第五電晶體，其汲極端耦接該觸發電容，其閘極端耦接該第三電晶體之閘極端，並且其源極端耦接該電源電壓。
    [6] 如申請專利範圍第5項所述之啟動重置信號產生裝置，其中該電流調節器包括一第三電流鏡，該第三電流鏡包括：一第六電晶體，其汲極端耦接該第四電晶體之汲極端，其閘極端耦接其汲極端，並且其源極端耦接該接地電壓；以及一第七電晶體，其汲極端耦接該觸發電容，其閘極端耦接該第六電晶體之閘極端，並且其源極端耦接該接地電壓。
    [7] 如申請專利範圍第4項所述之啟動重置信號產生裝置，其中該第一電晶體與該第二電晶體為N型電晶體。
    [8] 如申請專利範圍第5項所述之啟動重置信號產生裝置，其中該第三電晶體、該第四電晶體與該第五電晶體為P型電晶體。
    [9] 如申請專利範圍第6項所述之啟動重置信號產生裝置，其中該第六電晶體與該第七電晶體為N型電晶體。
    [10] 如申請專利範圍第1項所述之啟動重置信號產生裝置，更包括：一電壓觸發器，耦接該信號產生端，並且依據該啟動重置信號來產生一調整後啟動重置信號。
    [11] 如申請專利範圍第10項所述之啟動重置信號產生裝置，更包括：一緩衝器，耦接該電壓觸發器，接收該調整後啟動重置信號並產生一緩衝啟動重置信號。
    [12] 一種啟動重置信號的產生方法，包括：提供一參考電流流至一信號產生端，其中該信號產生端耦接至一觸發電容的一端；以及由該信號產生端汲取一分流電流以調節該觸發電容所接收的電流值，其中，該觸發電容依據所接收的電流的電流值大小，在該信號產生端產生該啟動重置信號。
    [13] 如申請專利範圍第12項所述之啟動重置信號的產生方法，其中該分流電流依據該參考電流而產生。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI446152B|2014-07-21|啟動重置信號產生裝置及方法
    US7199565B1|2007-04-03|Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
    US9395731B2|2016-07-19|Circuit to reduce output capacitor of LDOs
    US9342085B2|2016-05-17|Circuit for regulating startup and operation voltage of an electronic device
    US20100188124A1|2010-07-29|Power-on reset circuit
    US8896277B2|2014-11-25|Voltage regulator
    CN102377412A|2012-03-14|低耗电的弛张型振荡器
    TWI696058B|2020-06-11|電壓電流轉換電路以及具備該電路的開關調節器
    JP2007188245A|2007-07-26|基準電圧発生回路および半導体集積装置
    US7863969B2|2011-01-04|Power supply voltage dropping circuit using an N-channel transistor output stage
    US8729969B2|2014-05-20|Oscillation circuit and oscillation system
    TWI649950B|2019-02-01|Ｄｃ／ｄｃ轉換器及電子機器
    TWI602045B|2017-10-11|低壓差穩壓器、穩壓裝置及其驅動方法
    CN102541147B|2014-02-26|应用于带隙基准电压源的加速启动电路及带隙基准电压源
    JP2013009032A|2013-01-10|発振回路
    JP2005322152A|2005-11-17|基準電圧回路
    US9229467B2|2016-01-05|Bandgap reference circuit and related method
    CN107690749B|2021-08-13|振荡器、集成电路、计时芯片和电子设备
    US20100308781A1|2010-12-09|Quick-Start Low Dropout Regulator
    US20100066344A1|2010-03-18|Soft-start circuit
    US8872490B2|2014-10-28|Voltage regulator
    CN211352180U|2020-08-25|振荡电路及时钟电路
    US20120306549A1|2012-12-06|Semiconductor integrated circuit
    JP2010250650A|2010-11-04|定電圧供給装置
    JP6320047B2|2018-05-09|定電圧源回路
    同族专利:
    公开号 | 公开日
    CN103019295B|2015-05-13|
    TWI446152B|2014-07-21|
    CN103019295A|2013-04-03|
    US8536907B2|2013-09-17|
    US20130076410A1|2013-03-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    GB8518692D0|1985-07-24|1985-08-29|Gen Electric Co Plc|Power-on reset circuit arrangements|
    TW223178B|1992-03-27|1994-05-01|Semiconductor Energy Res Co Ltd|Semiconductor device and its production method|
    JP3277410B2|1993-06-25|2002-04-22|ソニー株式会社|パワーオンリセット回路|
    US6052006A|1998-05-27|2000-04-18|Advanced Micro Devices, Inc.|Current mirror triggered power-on-reset circuit|
    US5959477A|1998-06-02|1999-09-28|Advanced Micro Devices, Inc.|Precision power-on reset circuit|
    US6181173B1|1998-10-01|2001-01-30|Ericsson Inc.|Power-on reset circuit|
    KR100333666B1|1999-06-30|2002-04-24|박종섭|다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로|
    JP4119784B2|2003-04-23|2008-07-16|シャープ株式会社|パワーオンリセット回路|
    US7221199B2|2003-12-24|2007-05-22|Taiwan Semiconductor Manufacturing Co., Ltd.|Circuit and method for generating level-triggered power up reset signal|
    US7271624B2|2005-06-29|2007-09-18|Broadcom Corporation|Low-power supply voltage level detection circuit and method|
    CN2831612Y|2005-07-11|2006-10-25|圆创科技股份有限公司|电源启动重置电路|EP2723573B1|2011-06-27|2021-04-28|Hewlett-Packard Development Company, L.P.|Ink level sensor and related methods|
    CN105991119B|2015-01-28|2019-01-04|无锡华润上华科技有限公司|上电复位电路|
    KR20170006291A|2015-07-07|2017-01-17|페어차일드코리아반도체 주식회사|파워-온 리셋 회로 및 이를 포함하는 저전압 차단 회로|
    KR20170006980A|2015-07-10|2017-01-18|에스케이하이닉스 주식회사|파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치|
    CN106571797A|2015-10-10|2017-04-19|意法半导体研发有限公司|上电复位电路|
    US10432192B1|2018-07-17|2019-10-01|Texas Instruments Incorporated|Power-on reset circuit|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/244,279|US8536907B2|2011-09-24|2011-09-24|Power on reset signal generating apparatus and method|
    [返回顶部]